cadence：tensilica vision c5 dsp不同于神经网络加速器——赛斯维传感器网-大发电子平台游戏官网

在硅谷2017夏季拜访cadence总部时，刚刚发布不久的cadence tensilica vision c5 dsp再一次被该公司的产品市场负责人提起，他们向电子工程专辑强调，vision c5 dsp不是一个普通的神经网络加速器，而是专门针对神经网络进行了特定优化的dsp，可以实现全神经网络层的计算加速（卷积层、全连接层、池化层和归一化层），而不仅仅是卷积层的加速。

之前电子工程专辑记者邵乐峰曾经撰写过c5 dsp的报道，“神经网络dsp市场凑齐一桌麻将，cadence tensilica一落座就准备听牌”，但是这家公司的外国市场部的同事在看完文章后更糊涂了。“我们没有在打麻将，我们在认真做神经网络。”pulin desai，cadence旗下tensilica ivp事业部产品市场总监笑着回应了我们之前的报道。

cadence tensilica vision c5 dsp，面向对神经网络计算能力有极高要求的视觉设备、雷达/光学雷达和融合传感器等应用量身优化。针对车载、监控安防、无人机和移动/可穿戴设备应用，vision c5 dsp 1tmac/s的计算能力完全能够胜任所有神经网络的计算任务。

pulin desai再次向电子工程专辑记者解释了vision c5 dsp与神经网络加速器的区别。

神经网络dsp vs. 神经网络加速器

图：c5 dsp与神经网络加速器的区别

基于摄像头的视觉系统在汽车、无人机和安防领域最为常见，这种架构需要两种最基础的视觉优化计算模式。首先，利用传统视觉算法对摄像头捕捉到的照片或图像进行增强；其次，使用基于神经网络的认知算法对物体进行检测和识别。现有的神经网络加速器大发电子平台游戏官网的解决方案皆依赖与图像dsp连接的硬件加速器；神经网络代码被分为两部分，一部分网络层运行在dsp上，卷积层则运行在硬件加速器上。这种架构不但效率低下，且耗能较高。

vision c5 dsp是专门针对神经网络进行了特定优化的dsp，可以实现全神经网络层的计算加速（卷积层、全连接层、池化层和归一化层），而不仅仅是卷积层的加速。因此，主视觉/图像dsp能力得以释放，独立运行图像增强应用，vision c5 dsp则负责执行神经网络任务。通过移除神经网络dsp和主视觉/图像dsp之间的冗余数据传输，vision c5 dsp的功耗远低于现有的神经网络加速器。同时，vision c5 dsp还提供针对神经网络的单核编程模型。

为了让读者更快地明白这两者的区别，电子工程专辑记者还是打算再添几张ppt：

区别2：神经网络、加速器与神经网络dsp的区别

再附上一张vision c5 dsp与目前商用的gpu的对比

图：vision c5 dsp跟cpu、gpu、神经网络加速器在嵌入式系统中的应用场合对比

pulin desai总结：vision c5 dsp是一款灵活前瞻的永不过时（future-proof）大发电子平台游戏官网的解决方案，支持各类内核尺寸、深度和输入规格。vision c5 dsp采用多项系数压缩／解压技术，支持未来添加的新计算层。与之相反，cnn硬件加速器由于程序重编能力有限，扩展能力较差。

已经公布的vision dsp 生态伙伴。不过小编没有看到有中国国内的公司。这也侧面说明中国的神经网络研究的步伐可能还有点落后吧。

最后附上vision c5 dsp的参数与性能说明

依托独立引擎，vision c5 dsp具备领先的神经网络性能：

• 不到1mm2的芯片面积可以实现1tmac／秒的计算能力（吞吐量较vision p6 dsp提高4倍），为深度学习内核提供极高的计算吞吐量

• 1024 8-bit mac或512 16-bit mac 确保8-bit 和16-bit精度的出色性能

• 128路8-bit simd或64路16-bit simd的vliw simd架构

• 专为多核设计打造，以极少的资源代价获得nxtmac的处理能力

• 内置idma和axi4总线接口

• 使用与vision p5和p6 dsp一致的经验证软件工具包

• 基于业界知名的alexnet cnn benchmark，vision c5 dsp的计算速度较业界的gpu最快提高6倍；inception v3 cnn benchmark，有9倍的性能提升。

vision c5 dsp搭载cadence神经网络mapping工具链，可将caffe和tensorflow等映射为在vision c5 dsp上高度优化过的可执行代码，充分发挥手动优化神经网络库的丰富功能。

转载请注明来源：赛斯维传感器网（www.sensorway.cn）