谈谈苹果芯片所用的sip封装技术——赛斯维传感器网-大发电子平台游戏官网

　　苹果在昨天的发布会上提到了其芯片使用了sip封装，但你了解吗？

　　sip是system in package (系统级封装、系统构装)的简称，这是基于soc所发展出来的种封装技术，根据amkor对sip定义为“在一ic包装体中，包含多个芯片或一芯片，加上被动元件、电容、电阻、连接器、天线…等任一元件以上之封装，即视为sip”，也就是说在一个封装内不仅可以组装多个芯片，还可以将包含上述不同类型的器件和电路芯片叠在一起，构建成更为复杂的、完整的系统。

　　sip包括了多芯片模组(multi-chip module；mcm)技术、多芯片封装(multi-chip package；mcp)技术、芯片堆叠(stack die)、pop (package on package)、pip (package in package) ，以及将主/被动元件内埋于基板(embedded substrate)等技术。以结构外观来说，mcm属于二维的2d构装，而mcp、stack die、pop、pip等则属于立体的3d构装；由于3d更能符合小型化、高效能等需求，因而在近年来备受业界青睐。

　　sip封装中互连技术(interconnection) 多以打线接合(wire bonding) 为主，少部分还采用覆晶技术(flip chip)，或是flip chip 搭配wire bonding 作为与substrate (ic载板) 间的互连。但以stack die (堆叠芯片) 为例，上层的芯片仍需藉由wire bonding来连接，当堆叠的芯片数增加，越上层的芯片所需的wire bonding长度则将越长，也因此影响了整个系统的效能；而为了保留打线空间的考量，芯片与芯片间则需适度的插入interposer，造成封装厚度的增加。

　　随着soc制程技术从微米(micrometer)迈进纳米的快速演进，单一芯片内所能容纳的电晶体数目将愈来愈多，同时提升soc的整合能力，并满足系统产品对低功耗、低成本及高效能之要求。但是当半导体制程进入纳米世代后，soc所面临的各种问题，也愈来愈难以解决，如制程微缩的技术瓶颈及成本愈来愈大、soc芯片开发的成本与时间快速攀升、异质(heterogeneous )整合困难度快速提高、产品生命周期变短，及时上市的压力变大，使sip技术有发展的机会。

　　sip技术具整合弹性可大幅缩减电路载板面积

　　系统封装(sip)技术在现有集成电路工程并非高困难度的制程，因为各种功能芯片利用集成电路封装技术整合，除考量封装体的散热处理外，功能芯片组构可以将原本离散的功能设计或元件，整合在单一芯片，不仅可以避免设计方案被抄袭复制，也能透过多功能芯片整合的优势让最终产品更具市场竞争力，尤其在产品的体积、功耗与成本上都能因为sip技术而获得改善。

　　sip元器件若设计规画得当，已可相当于一系统载板的相关功能芯片、电路的总和，而依据不同的功能芯片进行系统封装，可以采简单的side by side芯片布局，也可利用相对更复杂的多芯片模组mcm(multi-chip module)技术、多芯片封装mcp(multi-chip package)技术、芯片堆叠(stack die)、pop(package on package)、pip(package in package)等不同难度与制作方式进行系统组构。也就是说，在单一个封装体内不只可运用多个芯片进行系统功能建构，甚至还可将包含前述不同类型器件、被动元件、电路芯片、功能模组封装进行堆叠，透过内部连线或是更复杂的3d ic技术整合，构建成更为复杂的、完整的sip系统功能。

　　而在sip整合封装中，关键的技术就在于sip封装体中的芯片或功能模组的芯片内互连技术(interconnection)，在一般简单形式或是对芯片体积要求不高的方案中，运用打线接合(wire bonding)即可满足多数需求，而打线接合形式芯片多用side by side并列布局为主，当功能芯片数量多时，芯片的占位面积就会增加，而若要达到sip封装体再积极微缩设计，就可改用技术层次更高的覆晶技术(flip chip)或是flip chip再搭配打线接合与ic载板(substrate)之间进行互连。

　　基本上堆叠芯片(stack die)的作法在上层的芯片或模块仍然需要透过打线接合进行连接，但若碰到sip的整合芯片、功能模块数量较多时，即堆叠的芯片、功能模组数量增加，这会导致越是设于sip结构上层的芯片、模块所需要的打线连接电子线路长度将因此增长，传输线路拉长对于高时脉运作的功能模块会产生线路杂讯或是影响了整体系统效能；至于sip在结构上为了预留wire bonding的打线空间，对芯片与芯片或是功能模块与功能模块间插入的interposer处理，也会因为这些必要程序导致sip最终封装成品的厚度增加。

　　首先sip可利用封装技术让整合设计更具效率，也就是说sip可在单一封装体内装多组功能芯片，例如单一sip若整合两组功能芯片，使用堆叠设计可以在相同芯片占位面积设置双芯片功能，若是三个功能芯片构装，则可以在单一芯片略大的体积设置多芯片功能。

　　sip另一大优势在于构装芯片的设计验证会比同样多功能芯片整合的soc设计方案更简单许多，因为sip为利用已有的功能芯片、矽智财ip或是功能模块芯片进行构装，基本上这些功能独立的芯片皆已可透过既有的验证流程确认功能完整性，而在sip制程中仅针对芯片与芯片、功能模块与功能模块的内部连线在封装后是否正常无误进行验证，大幅减少设计流程与验证成本。

　　而soc却需要透过版图布局／布线，不仅在设计流程与负荷相对复杂，在后期的芯片验证调校成本也相对较高，两者相较sip在争取产品上市时间有绝对优势。同时，sip的优点还有可以结合不同功能芯片、功能模块，在面对异质芯片构装方面可以极具弹性，在封装体内还可设置被动元件，甚至集成天线模块进封装体，芯片的封装成果可以自成一套电子系统，实现嵌入式无源元件的设计方案组合。

　　高度集成电路封装整合提升产品抗机械、抗化学腐蚀能力 sip也具备极好的抗机械、抗化学腐蚀能力，因为相关电路都以封装体整个包覆起来，可增加电路载板的抗机械应力、抗化学腐蚀能力，同时提高了电子系统的可靠性。

　　而与传统集成电路芯片或封装元器件不同的是，sip不只是可处理数位系统电子的通用运算，像是dsp(digital signal processing)数位信号处理系统、感测器、微机电mems(micro electro mechanical systems)甚至是光通讯应用领域，都可以透过关键模组元件整合，以极小芯片的sip封装元器件实践以往需要大片电路功能载板处理的功能设计。

　　由于sip可使用的芯片内布局、内部连线技术方案的差异，可让sip实现如单一封装体透过多芯片互连、倒装、ic芯片直接芯片互连等设计方案完成sip元器件设计，这可以让sip在多芯片整合后对外的电气连接介面大幅缩减，不仅可有效减少封装体尺寸与引脚数量，也可缩短功能ic间的连接线路长度，让电气性能表现大幅提升，而sip透过芯片内部互连可以提供更高品质的电气连接效果、低功耗、低噪讯的连接品质，尤其在高外部频率的工作环境中，sip的运行效能可以达到接近soc元器件的运行效果。

　　产业链结构完整台厂发展sip最大优势

　　2007年第一代iphone推出后，逐渐开启行动装置产品的普及。随着轻薄短小、多功能、低功耗等产品趋势形成，sip技术渐成封装技术发展的目标；2015年，体积更小的apple watch等穿戴式产品开始兴起，亦亟需使用sip技术协助。

　　而在物联网时代即将来临之际，对多功能整合、低功耗与微型化等需求更将逐步增加，sip技术将能提供较为理想的大发电子平台游戏官网的解决方案。因此，不但国内外现有封测大厂极力发展sip技术，相关基板厂、ems厂乃至于上游晶圆代工厂，皆有厂商跨入以抢食商机。

　　由于sip须不同专业领域互相配合，包括ic基板、封装技术、模组设计与系统整合能力等，这对相关台湾业者来说，是很好的发展机会。因为，台湾在半导体电子产业链结构完整，厂商分布广泛，具有发展sip技术的先天条件。就以半导体产业结构来分析，分布领域广泛且完整，使台湾半导体业者具有上中下游合作的基础条件。

　　尤其对封测业者来说，以技术为主的封装厂可与ic设计厂紧密合作，以领先的封装技术来满足ic设计业者对产品的各种设计需求；也可与记忆体厂乃至晶圆代工厂技术合作，发展sip异质整合。

　　目前在高阶封装技术仍保有领先地位的台厂，若能再强化厂商间合作与善用优势，则台湾厂商在sip领域将可维持技术领先并拥有更多发展商机。

　　ic基板厂投入sip领域

　　由于封测厂商积极发展sip技术，因此吸引部分ic基板厂商开始聚焦sip所带来的潜在商机。ic基板埋入主被动元件而成为sip基板，在更薄的载板空间内埋入ic，亦逐渐成为发展趋势。未来，在行动装置、穿戴式与物联网等应用下，sip基板预料将为ic基板厂商带来另一波成长动能。

　　在国外厂商部分，除日商tdk发展积体电路内埋式基板，并与日月光结盟，共同朝sip领域迈进之外；另一家日系大厂ibiden、韩厂semco以及奥地利厂商at&s等，也都积极投入发展sip所需的ic基板。

　　国内其他ic基板大厂也陆续展开布局，其中南电发展的系统级封装产品已导入量产，主要应用于手机和网通产品，并积极开发中国大陆ic设计与封测客户。

　　另一间ic基板大厂景硕的sip产品所占营收比重在2015年已经超过一成，包括应用于功率放大器、nand flash与网通等产品，并与国内封测大厂建立供应链关系，同时也是美系客户供应商。而欣兴电子也积极开发新原料与新制程，以作为系统级封装基板的技术基础。

　　sip技术不但是诸多封测厂发展的目标，也吸引部分ems厂商与ic基板厂商投入。

　　近年来，部分晶圆代工厂也在客户一次购足的服务需求下（turnkey service），开始扩展业务至下游封测端，以发展sip等先进封装技术来打造一条龙服务模式，满足上游ic设计厂或系统厂。

　　然而，晶圆代工厂发展sip等先进封装技术，与现有封测厂商间将形成微妙的竞合关系。首先，晶圆代工厂基于晶圆制程优势，拥有发展晶圆级封装技术的基本条件，跨入门槛并不甚高。因此，晶圆代工厂可依产品应用趋势与上游客户需求，在完成晶圆代工相关制程后，持续朝晶圆级封装等后段领域迈进，以完成客户整体需求目标。这对现有封测厂商来说，可能形成一定程度的竞争。

　　由于封测厂几乎难以向上游跨足晶圆代工领域，而晶圆代工厂却能基于制程技术优势跨足下游封测代工，尤其是在高阶sip领域方面；因此，晶圆代工厂跨入sip封装业务，将与封测厂从单纯上下游合作关系，转向微妙的竞合关系。

　　以晶圆代工龙头台积电量产在即的整合扇出型封装（info）技术来说，2016年将可量产应用于行动装置产品，再搭配前端晶圆代工先进制程，打造出一条龙的服务。

　　info架构是以逻辑晶片与记忆体晶片进行整合，亦属于sip范畴，与过去tsv 2.5d ic技术层级的cowos技术相比，其亮点是无需矽中介层，因此成本更低，更轻薄且散热程度更好。

　　目前台积电跨入sip业务多为因应客户需求，是否对于封测厂形成抢单效应，值得后续关注。不过，封测厂面临晶圆代工厂可能带来的竞争，并非完全处于劣势而毫无机会。

　　封测厂一方面可朝差异化发展以区隔市场，另一方面也可选择与晶圆代工厂进行技术合作，或是以技术授权等方式，搭配封测厂庞大的产能基础进行接单量产，共同扩大市场。此外，晶圆代工厂所发展的高阶异质封装，其部份制程步骤仍须专业封测厂以现有技术协助完成，因此双方仍有合作立基点。

　　庞大的市场规模

　　全球终端电子产品的发展不断地朝向轻薄短小、多功能、低功耗等趋势迈进，对于空间节省、功能提升，以及功耗降低的要求越来越高，sip的成长潜力也越来越大。2015年apple watch等穿戴式产品问世后，sip技术扩及应用到穿戴式产品。

　　虽然，目前穿戴式产品的市场规模尚难与智慧型手机匹敌，但未来穿戴式产品预期仍将呈现成长，为sip带来成长动能。

　　此外，物联网即将逐渐普及之际，在万物联网的趋势下，必然会串联组合各种行动装置、穿戴装置、智慧交通、智慧医疗，以及智慧家庭（图2）等网路，多功能异质晶片整合预估将有庞大需求，低功耗也会是重要趋势。

　　因此，sip预料仍将扮演重要的封装技术。虽然，全球物联网相关业者目前仍处于建立平台与制定规格阶段，尚未呈现具体商机。然而，若将来相关平台建立完成，相关规格与配套措施皆完备后，物联网亦成为sip动能成长来源。

原本位居全球第四大封测厂的星科金朋也在韩国厂区积极开发sip技术，但因整体营运状况不如前三大厂，因此难以投入大额资本以扩充sip规模。

不过，随着大陆封测厂江苏长电并购星科金朋而带来资金，将能够结合原本星科金朋的技术，预期在sip领域有望成长。拥有资金并进一步取得技术之后的江苏长电，未来在sip技术领域所带来的竞争力，特别值得台厂留意。

　　转载请注明来源：赛斯维传感器网（www.sensorway.cn）